



(51) МПК

*G06F 1/04* (2006.01)*G06F 9/22* (2006.01)*H03K 19/096* (2006.01)

ФЕДЕРАЛЬНАЯ СЛУЖБА  
ПО ИНТЕЛЛЕКТУАЛЬНОЙ СОБСТВЕННОСТИ

## (12) ОПИСАНИЕ ИЗОБРЕТЕНИЯ К ПАТЕНТУ

(21)(22) Заявка: 2015122514/08, 11.06.2015

(24) Дата начала отсчета срока действия патента:  
11.06.2015

Приоритет(ы):

(22) Дата подачи заявки: 11.06.2015

(45) Опубликовано: 20.07.2016 Бюл. № 20

(56) Список документов, цитированных в отчете о поиске: **МАРАХОВСКИЙ В.Б. и др. ПРОЕКТИРОВАНИЕ ГЛОБАЛЬНО АСИНХРОННЫХ СИСТЕМ С ПРОИЗВОЛЬНОЙ ЛОКАЛЬНОЙ СИНХРОНИЗАЦИЕЙ в: "ИНФОРМАЦИОННО-УПРАВЛЯЮЩИЕ СИСТЕМЫ", 2011, N 1, найдено в ИНТЕРНЕТ по адресу <http://cyberleninka.ru/article/n/proektirovanie-sredstv-sinhronizatsii-blokov-globalno-asinhronnyh-sistem-s-proizvolnoy-lokalnoy-sinhronizatsiey>. ВАРШАВСКИЙ В.И. (см. прод.)**

Адрес для переписки:

117218, Москва, Нахимовский пр-кт, 36, корп. 1,  
директору ФГУ ФНЦ НИИСИ РАН, В.Б.  
Бетелину

(72) Автор(ы):

**Мараховский Вячеслав Борисович (RU),  
Сурков Алексей Вадимович (RU),  
Бобков Сергей Геннадьевич (RU)**

(73) Патентообладатель(и):


**Федеральное государственное учреждение  
"Федеральный научный центр Научно-  
исследовательский институт системных  
исследований Российской академии наук"  
(ФГУ ФНЦ НИИСИ РАН) (RU)**

(54) **МОДУЛЬ СИНХРОСТРАТУМА, КООРДИНИРУЮЩИЙ ПАРАЛЛЕЛЬНУЮ РАБОТУ  
УПРАВЛЯЕМОГО БЛОКА В ГЛОБАЛЬНО АСИНХРОННОЙ СИСТЕМЕ**

(57) Реферат:

Изобретение относится к области вычислительной техники и цифровой автоматики. Техническим результатом является упрощение

устройства за счет сокращения числа межмодульных связей. Устройство содержит С-элементы Маллера и инвертор. 3 ил.



Фиг. 1

(56) (продолжение):

СИСТЕМНОЕ ВРЕМЯ И СИНХРОНИЗАЦИЯ СИСТЕМ в: "ИНФОРМАЦИОННО-УПРАВЛЯЮЩИЕ СИСТЕМЫ", 2005, N 4, найдено в ИНТЕРНЕТ по адресу <http://cyberleninka.ru/article/n/sistemnoe-vremya-i-sinhronizatsiya-sistem>. RU 2527190 C1, 27.08.2014. US 2009273370 A1, 05.11.2009. EP 2515197 A1, 24.10.2012. US 2009307516 A1, 10.12.2009. US 2014250313 A1, 04.09.2014.

RU 2592466 C1

RU 2592466 C1



FEDERAL SERVICE  
FOR INTELLECTUAL PROPERTY

(51) Int. Cl.  
*G06F 1/04* (2006.01)  
*G06F 9/22* (2006.01)  
*H03K 19/096* (2006.01)


(12) **ABSTRACT OF INVENTION**

(21)(22) Application: 2015122514/08, 11.06.2015  
(24) Effective date for property rights:  
11.06.2015  
Priority:  
(22) Date of filing: 11.06.2015  
(45) Date of publication: 20.07.2016 Bull. № 20  
Mail address:  
117218, Moskva, Nakhimovskij pr-kt, 36, korp. 1,  
direktoru FGU FNTS NIISI RAN, V.B. Betelinu

(72) Inventor(s):  
Marakhovskij Vyacheslav Borisovich (RU),  
Surkov Aleksej Vadimovich (RU),  
Bobkov Sergej Gennadevich (RU)  
(73) Proprietor(s):  
Federalnoe gosudarstvennoe uchrezhdenie  
"Federalnyj nauchnyj tsentr Nauchno-  
issledovatel'skij institut sistemnykh issledovanij  
Rossijskoj akademii nauk" (FGU FNTS NIISI  
RAN) (RU)

(54) **SYNCHRO-STRATUM MODULE, COORDINATING CONCURRENT OPERATION OF CONTROLLED UNIT IN GLOBALLY ASYNCHRONOUS SYSTEM**

(57) Abstract:  
FIELD: computer engineering.  
SUBSTANCE: invention relates to computer engineering and digital automation. Device comprises Muller C-elements and an inverter.  
EFFECT: technical result is simplification of device by reducing number of topsides also include intermodule links.  
1 cl, 3 dwg



Фиг. 1

RU 2 592 466 C 1

RU 2 592 466 C 1

Изобретение относится к области вычислительной техники и цифровой автоматики.

При проектировании асинхронных систем, содержащих множество взаимодействующих блоков, а также ГАЛС (Глобально Асинхронных Локально Синхронных) или ГАЛП (Глобально Асинхронных Локально Произвольных) систем, удобно систему разбивать на два слоя, или стратума, один из которых состоит из управляемых блоков и называется процессорным стратумом, а другой осуществляет управление блоками, координируя их взаимодействие, и называется синхростратумом. Такое представление систем позволяет строить подсистему управления, абстрагируясь от конкретных реализаций системных блоков. При этом каждому блоку системы ставится в соответствие модуль синхростратума, который связан с управляемым блоком и с соседними модулями синхростратума парами управляющих сигналов по принципу запрос-ответ.

Моделью управляемого блока в общем случае может служить автомат Мура  $A_i$ , работой которого управляет модуль синхростратума с помощью фазового сигнала  $a_i$ . На изменение значения сигнала  $a_i$  управляемый блок после завершения в нем переходных процессов отвечает модулю синхростратума изменением значения сигнала от управляемого блока. Сам синхростратум является самосинхронной схемой, поведение которой инвариантно к величинам задержек ее элементов. Таким образом, для модуля синхростратума управляемый им блок представляет собой просто задержку, которую, в частности, можно положить равной нулю и рассматривать синхростратум как самостоятельную схему, не зависящую от конструкции управляемых блоков в том случае, если при этом не нарушается принцип взаимодействия управляемых блоков друг с другом.

Известен наиболее близкий по технической сущности и назначению к патентуемому модулю модуль синхростратума, координирующий параллельную работу управляемого блока в глобально асинхронной системе, включающий первый логический элемент с основным входом, с по крайней мере одним дополнительным входом для сигналов запроса и одним выходом, образующим выход фазового сигнала модуля для управления управляемым блоком, второй логический элемент с входом и выходом, соединенным с основным входом первого логического элемента, и третий логический элемент с основным входом, образующим вход модуля для сигнала индикации окончания переходных процессов в управляемом блоке с по крайней мере одним дополнительным входом для сигналов запроса и выходом, соединенным с входом второго логического элемента, в качестве логических элементов использованы элементы ИЛИ-НЕ или могут быть использованы элементы И-НЕ (см. Varshavsky V.L., Marakhovsky V.B., Chu T.-A. 4. Logical Timing (Global Synchronization of Asynchronous Arrays) // Parallel Algorithm / Architecture Synthesis: Intern. Symp., Aizu-Wakamatsu, Japan. IEEE CS Press, Mar. 1995. P. 130-138, fig. 10).

Синхростратум, построенный на основе этого известного модуля (см. вышеуказанный источник информации, fig. 9), обладает рядом недостатков:

1) Поскольку синхростратум должен быть схемой, не зависящей от задержек в логических элементах и соединительных проводах, многовходовые элементы ИЛИ-НЕ (И-НЕ) трудно реализуемы в современных технологических базисах.

2) Если узел графа межсоединения управляемых блоков имеет  $k$  непосредственных соседей, то число связей модуля с другими модулями синхростратума равно  $6k$ .

3) При использовании такого синхростратума каждый управляемый блок работает в противофазе со своими непосредственными соседями, т.е. если он находится в фазе перехода, то непосредственные соседи находятся в фазе перезаписи информации из

основного регистра в вспомогательный и наоборот. С помощью таких модулей может быть построен синхростратум для графа межсоединений типа графа Кенига, т.е. бихроматического графа, допускающего раскраску его вершин в два цвета. Если граф не является бихроматическим, то необходимо его привести к бихроматическому виду путем добавления вершин, что равноценно добавлению модулей в синхростратум, что усложняет схему синхростратума.

Задачей патентуемого изобретения является упрощение физической реализации модуля в современных технологических базисах.

Техническим результатом является сокращение числа межмодульных связей в синхростратуме на основе патентуемого модуля и расширение области применения такого синхростратума за счет снятия требования использования только бихроматического графа.

Указанная задача и технический результат достигаются с помощью модуля синхростратума, координирующего параллельную работу управляемого блока в глобально асинхронной системе, включающего первый логический элемент с основным входом, с по крайней мере одним дополнительным входом для сигналов запроса и одним выходом, образующим выход фазового сигнала модуля для управления управляемым блоком, второй логический элемент с входом и выходом, соединенным с основным входом первого логического элемента, и третий логический элемент с основным входом, образующим вход модуля для сигнала индикации окончания переходных процессов в управляемом блоке с по крайней мере одним дополнительным входом для сигналов запроса и выходом, соединенным с входом второго логического элемента, и в котором первый и третий логические элементы выполнены в виде С-элементов Маллера, а второй логический элемент - в виде инвертора, при этом модуль выполнен с дополнительными выходами, один из которых - выход сигнала ответа на сигналы запроса с по крайней мере одного дополнительного входа в первый С-элемент Маллера - соединен с основным входом второго С-элемента Маллера и с входом модуля для сигнала индикации окончания переходных процессов в управляемом блоке, а другой - выход сигнала ответа на сигналы запроса с по крайней мере одного дополнительного входа во второй С-элемент Маллера - соединен с основным входом первого С-элемента Маллера.

На фиг. 1 изображен патентуемый модуль синхростратума.

На фиг. 2 - синхростратум на основе патентуемого модуля.

На фиг. 3 - сигнальный граф, специфицирующий работу синхростратума, изображенного на фиг. 2.

Модуль 1 синхростратума содержит два С-элемента Маллера, один из которых - С-элемент Маллера 2 - выполнен с по крайней мере одним дополнительным входом 3 сигналов запроса, с основным входом 4 и выходом 5, соединенным с входом 6 второго логического элемента, выполненного в виде инвертора 7. Другой С-элемент Маллера 8 выполнен с по крайней мере одним дополнительным входом 9 сигналов запроса, с основным входом 10 и выходом 11, образующим (соединенным с ним) выход 12 фазового сигнала модуля 1 для управления управляемым блоком (не показан). Модуль 1 имеет дополнительный выход 13 сигнала ответа на сигналы запроса по крайней мере одного дополнительного входа 9 С-элемента Маллера 8, дополнительный выход 14 сигнала ответа на сигналы запроса по крайней мере одного дополнительного входа 3 в С-элемент Маллера 2 и вход 15 сигнала индикации окончания переходных процессов в управляемом блоке (не показан), подключенный к основному входу 4 С-элемента Маллера 2 и выходу 13 модуля 1, причем выход 16 инвертора 7 соединен с основным

входом 10 С-элемента Маллера 8 и выходом 14 модуля 1.

В модуле синхростратума используются С-элементы Маллера. С-элемент - это триггерное устройство, выход которого принимает значение "лог.1", если все его входы имеют значение "лог.1", и значение "лог.0", когда все его входы имеют значение "лог.0", в противном случае выход устройства сохраняет предыдущее значение. Таким образом, С-элементы выполняют функцию синхронизаторов.

Патентуемый модуль, в отличие от модуля на основе многовходовых элементов И-НЕ и ИЛИ-НЕ по прототипу, просто реализуется из двухвходовых или трехвходовых С-элементов Малера, и при этом сохраняется свойство независимости поведения модуля от их задержек. Таким образом, упрощается физическая реализация модуля в современных технологиях.

Патентуемый модуль, соответствующий вершине графа с  $k$  непосредственными соседями, соединяется с соседними модулями  $4k$  связями, в отличие от прототипа, имеющего  $6k$  связей, т.е. сокращается количество межмодульных связей.

Работу патентуемого модуля удобно пояснить на примере простейшего синхростратума для одномерного массива из четырех управляемых блоков, в качестве которых использованы, например, автоматы Мура (см. фиг. 2).

Автомат Мура в модели Хаффмана состоит из комбинационной схемы, реализующей функции переходов, и двух регистров: основного и вспомогательного. Работа автомата Мура состоит из двух фаз, соответствующих значениям фазового сигнала. В первой фазе вычисляется новое состояние и записывается в основной регистр, а во второй фазе происходит перепись данных из основного регистра во вспомогательный.

Перед началом работы синхростратум устанавливается в исходное состояние с помощью специального сигнала начальной установки. В начальном состоянии выходы С-элементов С21, С22, С23 и С24 имеют значение "лог.1", при этом выходы С-элементов С11, С12, С13, С14 и инверторов I1, I2, I3, I4 принимают значение "лог.0". После снятия сигнала начальной установки синхростратум начинает функционировать.

Работа синхростратума удобно описывается с помощью сигнального графа, приведенного на фиг. 3.

В этом графе все сигналы со знаком "+" и со знаком "-", за исключением сигналов  $A_i+$ ,  $A_i-$ , означают переключение выходов соответствующих им элементов из состояния "лог.0" в состояние "лог.1" и из состояния "лог.1" в состояние "лог.0" соответственно. Сигналы  $A_i+$  означают завершение переходных процессов в  $i$ -х управляемых блоках ( $i=1, 2, 3, 4$ ) в фазе смены их состояний, а сигналы  $A_i-$  - завершение переходных процессов в фазе переписи информации из основных регистров во вспомогательные.

Начальная маркировка графа указана точками (маркерами) на дугах. Граф функционирует путем смены маркировок. Каждая вершина срабатывает при появлении точек на всех ее входных дугах. Срабатывание вершины является неделимым актом, который ведет к изъятию точек из всех входных дуг и размещению по одной точке в каждую выходную дугу.

Работа каждого модуля синхростратума, представленного на фиг. 2, описывается соответствующим этому модулю столбцом графа на фиг. 3. Из графа видно, что все С-элементы работают как синхронизаторы. В общем случае, когда структура связей между автоматами системы имеет вид произвольного графа, просто увеличивается число дополнительных входов С-элементов до значения степени соответствующей вершины изображающего графа. При этом сам принцип работы схемы каждого модуля не меняется.

Итак, синхростратум, построенный на основе модуля, представленного на фиг. 2,

позволяет достигнуть все указанные технические результаты и, тем самым, решить поставленную задачу.

#### Формула изобретения

5 Модуль синхростратума, координирующий параллельную работу управляемого блока в глобально асинхронной системе, включающий первый логический элемент с основным входом, с по крайней мере одним дополнительным входом для сигналов запроса и одним выходом, образующим выход фазового сигнала модуля для управления  
10 управляемым блоком, второй логический элемент с входом и выходом, соединенным с основным входом первого логического элемента, и третий логический элемент с основным входом, образующим вход модуля для сигнала индикации окончания переходных процессов в управляемом блоке с по крайней мере одним дополнительным входом для сигналов запроса и выходом, соединенным с входом второго логического  
15 элемента, отличающийся тем, что первый и третий логические элементы выполнены в виде С-элементов Маллера, а второй логический элемент - в виде инвертора, при этом модуль выполнен с дополнительными выходами, один из которых - выход сигнала ответа на сигналы запроса с по крайней мере одного дополнительного входа в первый С-элемент Маллера - соединен с основным входом второго С-элемента Маллера и с входом модуля для сигнала индикации окончания переходных процессов в управляемом  
20 блоке, а другой - выход сигнала ответа на сигналы запроса с по крайней мере одного дополнительного входа во второй С-элемент Маллера - соединен с основным входом первого С-элемента Маллера.

25


30

35

40


45

Модуль синхростратума, координирующий параллельную работу управляемого блока в глобально асинхронной системе




Фиг.1

Модуль синхростратума, координирующий  
параллельную работу управляемого блока  
в глобально асинхронной системе



Фиг.2

Модуль синхростратума, координирующий параллельную работу управляемого блока в глобально асинхронной системе



Фиг.3